

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-111424 (P2001-111424A)

(43)公開日 平成13年4月20日(2001.4.20)

(51) Int.Cl.7

酸別配号

FΙ

テーマコート\*(参考)

HO3M 1/12 1/10

H03M 1/12

A 5 J 0 2 2

1/10

В

審査請求 未請求 請求項の数1 OL (全 5 頁)

(21)出願番号

特顯平11-290649

(22)出願日

平成11年10月13日(1999.10.13)

(71)出額人 000005234

富士軍機株式会社

神奈川県川崎市川崎区田辺新田1番1号

(72)発明者 吉田 哲也

神奈川県川崎市川崎区田辺新田1番1号

富士電機株式会社内

(74)代理人 100075166

弁理士 山口 巖 (外2名)


Fターム(参考) 5J022 AA01 BA06 BA10 CA10 CE01


CF08

## (54) 【発明の名称】 A/D変換方法

### (57)【要約】

【課題】 低コスト化が可能なA/D変換方法の提供。 【解決手段】 多チャンネルのアナログ信号をマルチプレクサで順次切り替えながら、1つのA/D変換器にてA/D変換するに当たり、従来はマルチプレクサの前段にバッファアンプを各チャンネル対応に設けて、チャンネル間の干渉を抑制するようにしていたが、この発明では図1(a)のように、これらバッファアンプを省略する代りに、図1(b)の如くチャンネルを選択する前にスイッチ8により浮遊容量6に蓄積された電荷を放電することで、各チャンネル対応に要したバッファアンプを省略可能とし、コストを低減させた。





#### 【特許請求の範囲】

【請求項1】 多チャンネルのアナログ入力をマルチプ レクサにより順次切り替えながら共通のA/D変換器を 用いてA/D変換するに当たり、

前記各アナログ入力によりA/D変換器入力側の浮遊容 量に蓄積される電荷を放電する放電回路を設け、との放 電回路により前回のA/D変換時に蓄積された電荷を放 電する操作を順次繰り返しながら、A/D変換を行なう ことを特徴とするA/D変換方法。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、アナログ信号を ディジタル信号に変換するA/D変換方法、特に、その 改良に関する。

[0002]

【従来の技術】図3は従来例の説明図で、図3(a)は 回路図、図3(b)はそのソフト処理手順を示す。図3 (a) において、符号1A~1Nは入力抵抗、2A~2 Nは抵抗、3A~3Nはコンデンサ、4A~4N,7は オペアンプ、5はマルチプレクサ、6は浮遊容量、8は 20 アナログスイッチ、Tは端子である。すなわち、外部か らのアナログ信号を端子Tおよびオペアンプ4A~4N 等を介してマルチプレクサ5に導くものである。

【0003】マルチプレクサ5ではアナログ信号を順次 選択し、選択されたアナログ信号がオペアンプ7を経 て、図示されないA/D変換器でディジタル信号に変換 される。ソフト処理としては図3 (b)のように、1 チ ャンネル(ch)ずつ順次選択しながらA/D変換を行 ない、一連の処理が終了したらアナログスイッチ8を動 作させ、オフセット値の読み込みを行なうようにしてい

[0004]

【発明が解決しようとする課題】しかし、上述のものは チャンネル数分のオペアンプ(バッファアンプ)4A~ 4N等が必要となり、コストアップになるという問題が ある。したがって、この発明の課題はチャンネル数分の\*

 $10V \times [Cf/(C1+Cf)] E \times p[-t/C1(R1+R3)] \cdots (1)$ 

30

【0008】ととろで、R1は入力インピーダンスであ るため通常は数MΩと大きいが、Clも数PF程度はあ るため、数msの時定数を持つことになる。すなわち、 上記(1)式で示すような放電がA/D変換を行なうま でに完了しなければ、放電途中の電位をA/D変換して しまうので、誤差になると言う訳である。従来はこの放 電時定数を小さくするため図3(a)の如くバッファア ンプを入れ、低インピーダンスとして素早く放電するよ ろにしている。なお、図2で2 c h が断線でないとき は、2chの端子間の抵抗値に応じ図2(b)の線3と りに挟まれる範囲内で放電が行なわれる。

【0009】以上のように、単純に図1(a)のように するとチャンネル間で干渉が生じるので、この発明では 50

\*バッファアンプを不要とし、コストダウンを図ることに ある。

[0005]

【課題を解決するための手段】このような課題を解決す るため、この発明では、多チャンネルのアナログ入力を マルチブレクサにより順次切り替えながら共通のA/D 変換器を用いてA/D変換するに当たり、前記各アナロ グ入力によりA/D変換器入力側の浮遊容量に蓄積され る電荷を放電する放電回路を設け、との放電回路により 10 前回のA/D変換時に蓄積された電荷を放電する操作を 順次繰り返しながら、A/D変換を行なうことを特徴と する。

[0006]

[発明の実施の形態]図1はこの発明の実施の形態説明 図で、図1 (a)は回路図、図1 (b)はそのソフト処 理手順を示す。すなわち、図l(a)からも明らかなよ うに、図3 (a) に示す従来回路からバッファアンプ4 A~4Nを削除した点が特徴である。しかし、このまま ではチャンネル間で干渉が生じるが、この点について図 2を参照して以下に説明する。図2(a)は図1(a) の要部回路図で、図2(b)はその動作説明図である。 ここでは、断線状態の場合の方が分かりやすいので、第 2 チャンネル2 chが断線状態にあるとして説明すると ととする。

【0007】いま、マルチプレクサによる1ch選択時 には、浮遊コンデンサCfにはlchの入力電圧がチャ ージされる(図2(b)のO多照)。ここで、2chを 断線状態としたので、コンデンサClの電荷はゼロと考 えられる。そして、マルチプレクサ5により2chに切 り替わると、コンデンサClとCfの間で電荷配分が行 なわれ、Cfの電位は10×V[Cf/(Cl+Cf)] となる(図2(b)の②参照)。その後、Clの電荷は R1、R3を介して放電を続け、C1、Cf間では再び 電荷配分が行なわれる(図2(b)の③参照)。 この③ の関係式は、次式のようになる。

図l(b)のようなソフト処理を併用することで、課題 の解決を図るものである。すなわち、マルチプレクサの チャンネル切り替え前に接地(GND)電位とし、オフ セット値の読み込みとともに放電するようにしている。 これにより浮遊容量に溜まった電荷を放電できるので、 チャンネル間の干渉をなくすことができる。

[0010]

[発明の効果] この発明によれば、従来必要とされてい たチャンネル毎のアンプが不要となるので、コストが大 幅に低減されるという利点が得られる。

【図面の簡単な説明】

【図1】この発明の実施の形態説明図である。

【図2】図1のチャンネル間での干渉説明図である。


【図3】従来例の説明図である。


【符号の説明】

\* …コンデンサ、4 A ~ 4 N, 7 … オペアンプ、5 …マル チプレクサ、6 …浮遊容量、8 …アナログスイッチ、T


1 A~1 N…入力抵抗、2 A~2 N…抵抗、3 A~3 N\* …端子


【図1】





[図2]





anda wastawa s